迎國(guó)慶--亞嵌CPLD240精品百元開發(fā)板限量特惠
實(shí)驗(yàn)用代碼下載 <=點(diǎn)擊下載
活動(dòng)概述
2009年，喜迎中華人民共和國(guó)60年華誕，亞嵌將與您共同分享這份中華盛世的幸福、喜悅！
2009年國(guó)慶來臨之前，亞嵌著名開發(fā)團(tuán)隊(duì)特別研制亞嵌品牌—CPLD240精品百元開發(fā)板，共50套，以最優(yōu)的品質(zhì)回饋?zhàn)鎳?guó)和所有熱愛軟件開發(fā)的人們！
活動(dòng)內(nèi)容：
- 活動(dòng)開始時(shí)間：2009年08月05日起
- 亞嵌CPLD240精品開發(fā)板特惠：￥150元（含1天培訓(xùn)費(fèi)）
- CPLD240精品開發(fā)板獲取方式一：
- CPLD240精品開發(fā)板獲取方式二：
- 活動(dòng)咨詢方式：
全國(guó)咨詢電話：400-700-9624
活動(dòng)專線電話：010-62642993
010-62631735-8005
活動(dòng)咨詢QQ: 575963343 1157293218 601334534
活動(dòng)負(fù)責(zé)老師：史老師 15910982846（24小時(shí)）
梁老師
報(bào)名電子郵箱：shiyibin@akaedu.org
AKA CPLD240開發(fā)板簡(jiǎn)介
- 芯片：Altera EPM240T100C5
- 尺寸90mm x 75mm
- 8個(gè)LED燈
- 4個(gè)七段數(shù)碼管
- 1個(gè)8x8點(diǎn)陣LED
- 4個(gè)動(dòng)態(tài)掃描按鍵
- 1個(gè)靜態(tài)按鍵
- 1個(gè)8位撥碼開關(guān)
- 1個(gè)蜂鳴器
- 50pin擴(kuò)展口，擴(kuò)展出28個(gè)IO
- 集成Byte Blaster II下載功能
- 根據(jù)跳線選擇，開發(fā)板可以實(shí)現(xiàn)：
- 直接通過并口下載程序到EPM240
- 把開發(fā)板當(dāng)成Byte Blaster下載器
- 使用其它下載器(如USB Blaster)下載程序
圖 功能布局圖示
實(shí)物展示
圖 實(shí)物圖示
開發(fā)環(huán)境: QuartusII6.0及以上
實(shí)驗(yàn)代碼: http://www.akae.cn/study/akaedu/FPGA_Test_Q6.rar
| 設(shè)計(jì)實(shí)驗(yàn) |
|
實(shí)驗(yàn)內(nèi)容 |
|
| CPLD接口實(shí)驗(yàn) |
|
|
1. 跑馬燈
2. 7段數(shù)碼管(顯示0-9)
3. 蜂鳴器
4. LED點(diǎn)陣
5. 鍵盤實(shí)驗(yàn) | |
|
| CPLD基礎(chǔ)實(shí)驗(yàn) |
|
|
1. 編碼器實(shí)驗(yàn)
2. 或非門實(shí)驗(yàn)
3. 或門實(shí)驗(yàn)
4. 計(jì)數(shù)器實(shí)驗(yàn)
5. 加法器實(shí)驗(yàn)
6. 簡(jiǎn)單狀態(tài)機(jī) | |
|
| 綜合實(shí)驗(yàn) |
|
|
|
一天的培訓(xùn)課程
[培訓(xùn)目標(biāo)]
通過一天的學(xué)習(xí)，以及實(shí)驗(yàn)練習(xí)，使學(xué)員對(duì)FPGA/CPLD開發(fā)有初步的理解，并為進(jìn)一步的系統(tǒng)學(xué)習(xí)打下基礎(chǔ)，是FPGA/CPLD初學(xué)者的必修課程。
[培訓(xùn)講師]
劉老師，碩士，著名跨國(guó)公司核心研發(fā)團(tuán)隊(duì)設(shè)計(jì)人員，資深系統(tǒng)硬件工程師，從事視頻音頻處理系統(tǒng)的設(shè)計(jì)與開發(fā)。豐富的FPGA系統(tǒng)設(shè)計(jì)及板級(jí)設(shè)計(jì)經(jīng)驗(yàn)，對(duì)FPGA系統(tǒng)設(shè)計(jì)、驗(yàn)證和優(yōu)化有深入理解。
[培訓(xùn)費(fèi)用]
每人： 150元/1天（包含開發(fā)板和培訓(xùn)費(fèi)用）
[培訓(xùn)大綱]
| 課程安排 |
|
課程內(nèi)容 |
|
上午
9:00-12:00 |
|
|
 理論課－CPLD理論基礎(chǔ)
1 CPLD基礎(chǔ)知識(shí)
1.1 CPLD/FPGA技術(shù)的技術(shù)現(xiàn)狀和發(fā)展方向
1.2 CPLD/FPGA的工藝結(jié)構(gòu)特點(diǎn)及區(qū)別
1.3 Altera CPLD/FPGA 集成開發(fā)工具
1.4 CPLD/FPGA 的設(shè)計(jì)流程簡(jiǎn)介，及其各個(gè)步驟之間的關(guān)系
2 硬件描述語言（VHDL）基礎(chǔ)知識(shí)
2.1 VHDL發(fā)展歷史
2.2 VHDL和VerilogHDL語言的對(duì)比
2.3 VHDL程序的結(jié)構(gòu)要點(diǎn)
2.4 VHDL庫(Library)和包(Package)的概念
2.5 VHDL語言的數(shù)據(jù)類型和運(yùn)算符
2.6 VHDL中的控制語句及模塊
2.7 VHDL語言實(shí)現(xiàn)組合邏輯電路
2.8 VHDL語言實(shí)現(xiàn)時(shí)序邏輯電路
2.9 簡(jiǎn)單狀態(tài)機(jī)設(shè)計(jì)
3 AKA CPLD240開發(fā)板介紹
3.1 EPM240介紹
3.2 開發(fā)板資源介紹
| |
|
下午
14:00-17:00 |
|
|
實(shí)驗(yàn)課－CPLD基礎(chǔ)實(shí)驗(yàn)
1. 基礎(chǔ)實(shí)驗(yàn)
1.1 3-8譯碼器實(shí)驗(yàn)
1.1.1 QuartusII工程創(chuàng)建及屬性設(shè)置
1.1.2 QuartusII源文件設(shè)計(jì)輸入方式
1.1.3 QuartusII工程編譯
1.1.4 QuartusII硬件下載
2. 開發(fā)板接口實(shí)驗(yàn)
2.1 跑馬燈實(shí)驗(yàn)
2.2 七段數(shù)碼管實(shí)驗(yàn)
2.3 LED點(diǎn)陣實(shí)驗(yàn)
2.4 蜂鳴器實(shí)驗(yàn)
2.5 鍵盤實(shí)驗(yàn)
3. 綜合實(shí)驗(yàn) | |
|
[開課情況]
開班時(shí)間： 2009年9月26日
上課地點(diǎn)： 北京市海淀區(qū)中關(guān)村北二條乙五號(hào)（賽特瑞科技樓二層）
開班情況： 150元/每人（包含開發(fā)板和培訓(xùn)費(fèi)用）
報(bào)名流程：請(qǐng)于9月15日前攜帶本人一寸照片2張（黑白、彩色不限）和
身份張復(fù)印件一張,到亞嵌總部報(bào)到(<-點(diǎn)擊查看路線），領(lǐng)
取聽課證。 |
報(bào)名咨詢：史老師
報(bào)名郵箱：shiyibin@akaedu.org
移動(dòng)電話：15910982846
公司電話：010－62642993
免費(fèi)咨詢：400－700－9624（手機(jī)、固話）
報(bào)名QQ ： 601334534
報(bào)名MSN：akaedu007@hotmail.com
[在線報(bào)名]
乘車路線 <=點(diǎn)擊查看路線
地理位置 <=點(diǎn)擊查看路線
|
[相關(guān)培訓(xùn)]
請(qǐng)?jiān)L問：www.akaedu.com
|
中國(guó)電子商務(wù)服務(wù)聯(lián)盟成員單位 瓊ICP備